Que cherchez-vous?
51 Résultats pour : « Portes ouvertes »

L'ÉTS vous donne rendez-vous à sa journée portes ouvertes qui aura lieu sur son campus à l'automne et à l'hiver : Samedi 18 novembre 2023 Samedi 17 février 2024 Le dépôt de votre demande d'admission à un programme de baccalauréat ou au cheminement universitaire en technologie sera gratuit si vous étudiez ou détenez un diplôme collégial d'un établissement québécois.

Claude Thibeault

Professeur

Département
Département de génie électrique
Bureau
A-2636
Claude Thibeault ETS

Axes de recherche

  • Technologies de l’information et des communications
  • Aéronautique et aérospatiale

Expertises

  • Vérification
  • Test en diagnostic des circuits intégrés
  • Microélectronique
  • Méthodologies de conception
  • Prototypage rapide pour télécommunications et vidéo numérique
  • Tolérance aux pannes
  • Modélisation du rendement

Encadrements

  • En codirection avec : Landry, René Jr
    Technique de Robustesse aux brouilleurs pour les récepteurs GPS par un traitement ADP, par Abi-Moussa,Rabih
    Automne 2000
  • En codirection avec :
    Développement de la mise au point des circuits électroniques par émulateur, par AYOUB,ALBERT
    Automne 2002
  • En codirection avec :
    Réalisation d'un prototype testable par la méthode de chaînes parallèles de courant, par Ben Letaifa,Abdelkader
    Automne 2002
  • En codirection avec : Belzile, Jean
    Développement d'un modèle VHDL synthétisable d'un décodeur de Viterbi, par Bensadek,Khalid
    Automne 2004
  • En codirection avec : Gagnon, François
    Détection de signaux radar et estimation de leurs temps d'arrivée, par BONGO,ISABELLE
    Hiver 2000
  • En codirection avec : Belzile, Jean
    Conception et réalisation d'un dispositif de prétraitement de signaux radar en utilisant le VHDL, par Cherraj,Hassan
    Hiver 2001
  • En codirection avec :
    Méthode de test basée sur les chaînes parallèles de courant, par HAMMACHE,HICHAM
    Été 2003
  • En codirection avec :
    Amélioration de la méthode de diagnostic basée sur les signatures probabilistes de IDDQ, par Hariri,Yassine
    Été 2002

  • En codirection avec : Gagnon, François
    Amélioration des performances d'un modem programmable, par Al Sawda,Souha
    Été 2000
  • En codirection avec : Gargour, Christian S.
    Implantation d'un système de test des circuits intégrés par la transformée en ondelettes., par Dia,Aminata
    Été 1998
  • En codirection avec : Savaria, Yvon
    A cost model and yield evaluation of a VLSI/MCM System. (Le rapport est en anglais), par El Kafrouni,Michel
    Été 1998
  • En codirection avec :
    Faisabilité de l'accès partagé à la table de décodage d'un décodeur à signature pour codes convolutionnels., par Konare,Benke
    Hiver 1998
  • En codirection avec :
    Conception d'un système microcellulaire de communication numérique., par Ndir,Fatou
    Été 1998

  • En codirection avec :
    Validation d'une méthode de diagnostic basée sur les signatures probabilistes de IDDQ, par Boisvert,Luc
    Automne 1998
  • En codirection avec :
    Pilotes et composants synthétisés dans un environnement de codesign pour circuits reconfigurables (FPGA), par Rousseau,Stéphane
    Hiver 2008
  • En codirection avec :
    Étude de l'impact des effets substrat sur les mesures RF visant à extraire les performances des passifs RF, par Delannoy,Tanguy
    Été 2022

  • En codirection avec : Kouki, Ammar B.
    Réalisation d'un banc d'essai pour l'étude d'architectures de systèmes RF intelligents, par Carpentier,Pierre-Paul
    Automne 2005
  • En codirection avec : Gagnon, François
    Conception et réalisation d'un filtre à décimation parallélisé sous forme de noyau programmable, par Dia,Serigne Mbaye Fallo
    Automne 2006
  • En codirection avec : Gagnon, François
    Stratégies robustes pour la multiégalisation, par Dumais,Philippe
    Automne 2004
  • En codirection avec : Belzile, Jean
    Conception d'un module reconfigurable de FFT, par Grandmaison,Marie-Eve
    Hiver 2005
  • En codirection avec : Savaria, Yvon
    Conception d'une plateforme de tests de circuits d'intégration directe sur tranche, par LECLERC,NORMAND
    Automne 2003
  • En codirection avec :
    Optimisation des méthodes de tests des circuits numériques, par Tremblay,Daniel
    Hiver 2007

  • En codirection avec : SLAMANI, MUSTAPHA
    Conception et réalisation d'un convertisseur analogique numérique pour un dispositif de contrôle automatique du gain dans les systèmes radar., par DIA,MOUHAMED RASSOUL
    Automne 1998
  • En codirection avec : Belzile, Jean
    Implantation d'une architecture améliorée d'un modulateur sigma delta du second ordre avec des intégrateurs de haute performance., par Hosseinzadeh,Ehssan
    Automne 1998
  • En codirection avec :
    Développement d'un testeur de type scan-based dans un FPGA pour les pannes, par Yim,Kévin
    Hiver 2020

  • En codirection avec :
    Étude de faisabilité d'une méthodologie de test exploitant le test par le courant IDDQ, et l'intéraction d'autres méthodes de test et de diagnostic, par Hariri,Yassine
    Hiver 2008
  • En codirection avec : Belzile, Jean
    Jadis synchrones, désormais GALS, les architectures de FPGA, par Gagné,René
    Hiver 2010

  • En codirection avec :
    Développement d'une infrastructure pour l'accélération sur matériel de la simulation numérique, par Provencher,Luc
    Été 2010
  • En codirection avec :
    Développement d'un modèle fautif à haut niveau d'abstraction simulant l'impact des radiations cosmiques sur les composants électroniques, par Bahloul,Bilel
    Automne 2019
  • En codirection avec : Gagnon, François
    Extraction manuelle de primitives issues d'applications en télécommunication pour une plateforme monoprocesseur, par Futcha Djaheu,Sandrine
    Hiver 2008
  • En codirection avec :
    Enhancement and Validation of a Test Technique for Integrated Circuits, par El-Kafrouni,Roger
    Hiver 2010
  • En codirection avec :
    Développement d'une méthodologie d'estimation de l'utilisation des ressources mémoires sur une puce DSP multi-noyaux, par Plourde,Frédéric
    Hiver 2009
  • En codirection avec :
    Analysis of Clock Gating Impact on FPGA Behavior, par Honarmand,Jafar
    Été 2021
  • En codirection avec : Gagnon, François
    Un système de communication à faible probabilité d'interception basé sur la modulation chaotique, par Atwal,Sacha
    Automne 2010
  • En codirection avec :
    Signatures des circuits ASIC - approche pour détermination des pannes systématiques, par Dulipovici,Andrei
    Été 2011
  • En codirection avec : Granger, Éric
    Réalisation de classificateurs neuroniques pour la reconnaissance à basse puissance de visages dans des séquences vidéo, par Prieur,Donavan
    Hiver 2012
  • En codirection avec : Gagnon, François
    Caractérisation en puissance des instructions d'un processeur multicoeur asynchrone, par Gourlay,François
    Hiver 2012
  • En codirection avec :
    Amélioration des méthodes d'émulation des pannes par les radiations cosmiques sur les FPGA, par Laouej,Mariem
    Été 2021
  • En codirection avec :
    Effet des radiations cosmiques sur les systèmes numériques embarqués dans les véhicules automobiles, par Hajji,Thaweb
    Été 2021
  • En codirection avec : Gagnon, Ghyslain
    Estimation et égalisation des canaux sans fil épars utilisant l'algorithme des moindres carrés récursifs épars sparls, par Haggui,Haithem
    Automne 2012
  • En codirection avec :
    Adaptation de l'approche de test CDIDDQ aux circuits programmables FPGA, par Khaled,Haithem
    Automne 2011
  • En codirection avec : Savaria, Yvon
    Émulation et comparaison du mode test et du mode fonctionnel des circuits intégrés à horloges multiples, par Larche,Justine
    Automne 2013
  • En codirection avec : Gagnon, François
    Un système de communication OFDM à faible probabilité d'interception, par Bouanen,Marwen
    Hiver 2013
  • En codirection avec : Savaria, Yvon
    Interface de transducteurs intelligents tolérante aux pannes pour des applications avioniques critiques, par Bouanen,Safwen
    Automne 2013
  • En codirection avec : Gagnon, Ghyslain
    Amélioration de la technique de test et diagnostic CDIDDQ, par Renquinha Henri,Nik
    Automne 2013
  • En codirection avec : Gagnon, Ghyslain
    Mesure de l'intensité du courant électrique et du facteur de puissance par un réseau de capteurs à effet Hall, par Juneau,Marc
    Été 2018
  • En codirection avec : Gagnon, François
    Ordonnancement des instructions pour un processeur ARM endochrone, par Halli,Hamza
    Automne 2016
  • En codirection avec : Gagnon, François
    Caractérisation et analyse des chemins critiques de circuits intégrés asynchrones complexes, par Têtu,Jean-François
    Été 2014
  • En codirection avec : Landry, René Jr
    Réalisation de systèmes avioniques reconfigurables sur FPGA, par Amrhar,Abdessamad
    Été 2018
  • En codirection avec :
    Nouvelle technique de test de type délai plus robuste à la variation d'impédance du réseau de distribution d'alimentation, par Louati,Ali
    Été 2017
  • En codirection avec :
    Développement de bancs d'essais pour émulation et bombardement de particules, par Jacquet,Florian
    Été 2017
  • En codirection avec :
    Amélioration du processus de testabilité des circuits intégrés asynchrones dérivés de la topologie de conception d'Octasic, par Lambert,Quentin
    Automne 2019
  • En codirection avec :
    SEU impact on NVDIA Deep Learning Accelerator (NVDLA) Architecture FPGA Implementation, par Abrari Vajari,Aryan
    Été 2024
  • En codirection avec :
    Analyse de l'effet des techniques de réduction de la puissance sur l'FPGA, par Dabbebi,Sara
    Été 2024
  • En codirection avec :
    Étude comparative de stratégies de synchronisation pour circuits intégrés, par Tremblay,Laurent
    Hiver 2024

  • En codirection avec : Boland, Jean-François
    Méthodologie de vérification automatique basée sur l'utilisation des tests structurels de transition avec insertion de registres à balayage, par Hobeika,Christelle
    Automne 2011
  • En codirection avec : Savaria, Yvon
    Mise en oeuvre et validation d'une méthodologie estimant la sensibilité des blocs d'entrée/sortie des FPGA à base de SRAM face aux radiations, par Tazi,Fatima Zahra
    Été 2017
  • En codirection avec : Velazco, Raoul
    Stratégies facilitant les tests en pré-certification pour la robustesse à l'égard des radiations, par Souari,Anis
    Été 2016
  • En codirection avec : Ait Mohamed, Otmane
    Integrating Specification and Test Requirements as Constraints in Verification Strategies for 2D and 3D Analog and Mixed Signal Designs, par Azizi,Najla
    Été 2018
  • En codirection avec :
    Diagnostic automatisé en environnement de production à faible volume et haute complexité, par Pichette,Simon
    Automne 2022
  • En codirection avec : Savaria, Yvon
    Prédiction et analyse statistique des performances des circuits asynchrones dans un contexte d’adaptation dynamique de la tension d’alimentation, par Benyoussef,Maryem
    Hiver 2024

  • En codirection avec : Gagnon, François
    Implémentation matérielle, vérifications, estimation de performances de filtres numériques de signal conçue à l'aide d'algorithmes évolutionnaires, par Baallal,Tarek
    Hiver 2011
  • En codirection avec :
    Stratégie de conception facilitant le test en vitesse des circuits imprimés, par Mnif,Zied
    Hiver 2017
  • En codirection avec :
    Montage expérimental pour l'émulation d'erreurs latentes de données dans les circuits intégrés programmables, par Royer,Jérémy
    Hiver 2024
  • En codirection avec :
    Conception d'un accélérateur pour intelligence artificielle, par Rossi,Alexis
    Été 2021

  • En codirection avec :
    Stagiaire, ingénierie technologies vidéo (analyste de systèmes), par Younsi,Kahina
    Hiver 2020

Publications