What are you looking for?
51 Résultats pour : « Portes ouvertes »

L'ÉTS vous donne rendez-vous à sa journée portes ouvertes qui aura lieu sur son campus à l'automne et à l'hiver : Samedi 18 novembre 2023 Samedi 17 février 2024 Le dépôt de votre demande d'admission à un programme de baccalauréat ou au cheminement universitaire en technologie sera gratuit si vous étudiez ou détenez un diplôme collégial d'un établissement québécois.

Claude Thibeault

Professeur

Department
Département de génie électrique
Degrees
B.Ing. (UQAC), M.Sc.A., Ph.D. (Polytechnique Montréal)
Office
A-2636
Confident professional with arms crossed, dressed in a blue polo shirt and khakis, embodying experience and expertise.

Research axes

  • Aeronautics and Aerospace
  • Sensors, Networks and Connectivity
  • Intelligent and Autonomous Systems

Research areas

  • Vérification
  • Test en diagnostic des circuits intégrés
  • Microélectronique
  • Méthodologies de conception
  • Prototypage rapide pour télécommunications et vidéo numérique
  • Tolérance aux pannes
  • Modélisation du rendement

Supervision

  • Étude de faisabilité d'une méthodologie de test exploitant le test par le courant IDDQ, et l'intéraction d'autres méthodes de test et de diagnostic, par Yassine Hariri
    Hiver 2008
  • En codirection avec : Jean Belzile
    Jadis synchrones, désormais GALS, les architectures de FPGA, par René Gagné
    Hiver 2010

  • En codirection avec : Jean-François Boland
    Méthodologie de vérification automatique basée sur l'utilisation des tests structurels de transition avec insertion de registres à balayage, par Christelle Hobeika
    Automne 2011
  • En codirection avec : Yvon Savaria
    Mise en oeuvre et validation d'une méthodologie estimant la sensibilité des blocs d'entrée/sortie des FPGA à base de SRAM face aux radiations, par Fatima Zahra Tazi
    Été 2017
  • En codirection avec : Raoul Velazco
    Stratégies facilitant les tests en pré-certification pour la robustesse à l'égard des radiations, par Anis Souari
    Été 2016
  • En codirection avec : Otmane Ait Mohamed
    Integrating Specification and Test Requirements as Constraints in Verification Strategies for 2D and 3D Analog and Mixed Signal Designs, par Najla Azizi
    Été 2018
  • Diagnostic automatisé en environnement de production à faible volume et haute complexité, par Simon Pichette
    Automne 2022
  • En codirection avec : Yvon Savaria
    Prédiction et analyse statistique des performances des circuits asynchrones dans un contexte d’adaptation dynamique de la tension d’alimentation, par Maryem Benyoussef
    Automne 2024

  • Développement d'une infrastructure pour l'accélération sur matériel de la simulation numérique, par Luc Provencher
    Été 2010
  • En codirection avec : François Gagnon
    Extraction manuelle de primitives issues d'applications en télécommunication pour une plateforme monoprocesseur, par Sandrine Futcha Djaheu
    Hiver 2008
  • Enhancement and Validation of a Test Technique for Integrated Circuits, par Roger El-Kafrouni
    Hiver 2010
  • Développement d'une méthodologie d'estimation de l'utilisation des ressources mémoires sur une puce DSP multi-noyaux, par Frédéric Plourde
    Hiver 2009
  • En codirection avec : François Gagnon
    Un système de communication à faible probabilité d'interception basé sur la modulation chaotique, par Sacha Atwal
    Automne 2010
  • Signatures des circuits ASIC - approche pour détermination des pannes systématiques, par Andrei Dulipovici
    Été 2011
  • En codirection avec : Éric Granger
    Réalisation de classificateurs neuroniques pour la reconnaissance à basse puissance de visages dans des séquences vidéo, par Donavan Prieur
    Hiver 2012
  • En codirection avec : François Gagnon
    Caractérisation en puissance des instructions d'un processeur multicoeur asynchrone, par François Gourlay
    Hiver 2012
  • En codirection avec : Ghyslain Gagnon
    Estimation et égalisation des canaux sans fil épars utilisant l'algorithme des moindres carrés récursifs épars sparls, par Haithem Haggui
    Automne 2012
  • Adaptation de l'approche de test CDIDDQ aux circuits programmables FPGA, par Haithem Khaled
    Automne 2011
  • En codirection avec : Yvon Savaria
    Émulation et comparaison du mode test et du mode fonctionnel des circuits intégrés à horloges multiples, par Justine Larche
    Automne 2013
  • En codirection avec : François Gagnon
    Un système de communication OFDM à faible probabilité d'interception, par Marwen Bouanen
    Hiver 2013
  • En codirection avec : Yvon Savaria
    Interface de transducteurs intelligents tolérante aux pannes pour des applications avioniques critiques, par Safwen Bouanen
    Automne 2013
  • En codirection avec : Ghyslain Gagnon
    Amélioration de la technique de test et diagnostic CDIDDQ, par Nik Renquinha Henri
    Automne 2013
  • En codirection avec : Ghyslain Gagnon
    Mesure de l'intensité du courant électrique et du facteur de puissance par un réseau de capteurs à effet Hall, par Marc Juneau
    Été 2018
  • En codirection avec : François Gagnon
    Ordonnancement des instructions pour un processeur ARM endochrone, par Hamza Halli
    Automne 2016
  • En codirection avec : François Gagnon
    Caractérisation et analyse des chemins critiques de circuits intégrés asynchrones complexes, par Jean-François Têtu
    Été 2014
  • En codirection avec : René Jr Landry
    Réalisation de systèmes avioniques reconfigurables sur FPGA, par Abdessamad Amrhar
    Été 2018
  • Nouvelle technique de test de type délai plus robuste à la variation d'impédance du réseau de distribution d'alimentation, par Ali Louati
    Été 2017
  • Développement de bancs d'essais pour émulation et bombardement de particules, par Florian Jacquet
    Été 2017
  • Développement d'un modèle fautif à haut niveau d'abstraction simulant l'impact des radiations cosmiques sur les composants électroniques, par Bilel Bahloul
    Automne 2019
  • Amélioration du processus de testabilité des circuits intégrés asynchrones dérivés de la topologie de conception d'Octasic, par Quentin Lambert
    Automne 2019
  • Analysis of Clock Gating Impact on FPGA Behavior, par Jafar Honarmand
    Été 2021
  • Amélioration des méthodes d'émulation des pannes par les radiations cosmiques sur les FPGA, par Mariem Laouej
    Été 2021
  • Effet des radiations cosmiques sur les systèmes numériques embarqués dans les véhicules automobiles, par Thaweb Hajji
    Été 2021
  • SEU impact on NVDIA Deep Learning Accelerator (NVDLA) Architecture FPGA Implementation, par Aryan Abrari Vajari
    Automne 2025
  • Étude de l’effet du conditionnement de l’horloge sur les modes test et mission dans les circuits FPGA, par Sara Dabbebi
    Été 2025
  • Comparaison des stratégies de synchronisation pour circuits intégrés, par Laurent Tremblay
    Automne 2024
  • En codirection avec : Pascal Giard
    Simulation d'erreurs latentes à l'aide de circuits intégrés programmables, par Olivier Juteau-Desjardins
    Automne 2025

  • En codirection avec : Ammar B. Kouki
    Réalisation d'un banc d'essai pour l'étude d'architectures de systèmes RF intelligents, par Pierre-Paul Carpentier
    Automne 2005
  • En codirection avec : François Gagnon
    Conception et réalisation d'un filtre à décimation parallélisé sous forme de noyau programmable, par Serigne Mbaye Fallo Dia
    Automne 2006
  • En codirection avec : Jean Belzile
    Conception d'un module reconfigurable de FFT, par Marie-Eve Grandmaison
    Hiver 2005
  • Optimisation des méthodes de tests des circuits numériques, par Daniel Tremblay
    Hiver 2007

  • En codirection avec : François Gagnon
    Implémentation matérielle, vérifications, estimation de performances de filtres numériques de signal conçue à l'aide d'algorithmes évolutionnaires, par Tarek Baallal
    Hiver 2011
  • Stratégie de conception facilitant le test en vitesse des circuits imprimés, par Zied Mnif
    Hiver 2017
  • Conception d'un accélérateur pour intelligence artificielle, par Alexis Rossi
    Été 2021
  • Émulation d’erreurs latentes de données dans les circuits intégrés programmables, par Jérémy Royer
    Été 2024
  • Implémentation d'un processeur RISC-V sur FPGA et émulation des pannes causées par les radiations cosmiques, par Karim Yahia
    Automne 2024

  • Pilotes et composants synthétisés dans un environnement de codesign pour circuits reconfigurables (FPGA), par Stéphane Rousseau
    Hiver 2008
  • Étude de l'impact des effets substrat sur les mesures RF visant à extraire les performances des passifs RF, par Tanguy Delannoy
    Été 2022

  • Stage en gestion de projets de maintenance, par Natacha Gil
    Hiver 2025

  • Stagiaire, ingénierie technologies vidéo (analyste de systèmes), par Kahina Younsi
    Hiver 2020

  • Développement d'un testeur de type scan-based dans un FPGA pour les pannes, par Kévin Yim
    Hiver 2020

Publications