Claude Thibeault
Professeur
Unité de recherche
Axes de recherche
- Technologies de l’information et des communications
- Aéronautique et aérospatiale
Expertises
- Vérification
- Test en diagnostic des circuits intégrés
- Microélectronique
- Méthodologies de conception
- Prototypage rapide pour télécommunications et vidéo numérique
- Tolérance aux pannes
- Modélisation du rendement
Cours
Encadrements
- En codirection avec : Landry, René Jr
Technique de Robustesse aux brouilleurs pour les récepteurs GPS par un traitement ADP, par Abi-Moussa,Rabih
Automne 2000 - En codirection avec :
Développement de la mise au point des circuits électroniques par émulateur, par AYOUB,ALBERT
Automne 2002 - En codirection avec :
Réalisation d'un prototype testable par la méthode de chaînes parallèles de courant, par Ben Letaifa,Abdelkader
Automne 2002 - En codirection avec : Belzile, Jean
Développement d'un modèle VHDL synthétisable d'un décodeur de Viterbi, par Bensadek,Khalid
Automne 2004 - En codirection avec : Gagnon, François
Détection de signaux radar et estimation de leurs temps d'arrivée, par BONGO,ISABELLE
Hiver 2000 - En codirection avec : Belzile, Jean
Conception et réalisation d'un dispositif de prétraitement de signaux radar en utilisant le VHDL, par Cherraj,Hassan
Hiver 2001 - En codirection avec :
Méthode de test basée sur les chaînes parallèles de courant, par HAMMACHE,HICHAM
Été 2003 - En codirection avec :
Amélioration de la méthode de diagnostic basée sur les signatures probabilistes de IDDQ, par Hariri,Yassine
Été 2002
- En codirection avec : Gagnon, François
Amélioration des performances d'un modem programmable, par Al Sawda,Souha
Été 2000 - En codirection avec : Gargour, Christian S.
Implantation d'un système de test des circuits intégrés par la transformée en ondelettes., par Dia,Aminata
Été 1998 - En codirection avec : Savaria, Yvon
A cost model and yield evaluation of a VLSI/MCM System. (Le rapport est en anglais), par El Kafrouni,Michel
Été 1998 - En codirection avec :
Faisabilité de l'accès partagé à la table de décodage d'un décodeur à signature pour codes convolutionnels., par Konare,Benke
Hiver 1998 - En codirection avec :
Conception d'un système microcellulaire de communication numérique., par Ndir,Fatou
Été 1998
- En codirection avec :
Validation d'une méthode de diagnostic basée sur les signatures probabilistes de IDDQ, par Boisvert,Luc
Automne 1998 - En codirection avec :
Pilotes et composants synthétisés dans un environnement de codesign pour circuits reconfigurables (FPGA), par Rousseau,Stéphane
Hiver 2008 - En codirection avec :
Étude de l'impact des effets substrat sur les mesures RF visant à extraire les performances des passifs RF, par Delannoy,Tanguy
Été 2022
- En codirection avec : Kouki, Ammar B.
Réalisation d'un banc d'essai pour l'étude d'architectures de systèmes RF intelligents, par Carpentier,Pierre-Paul
Automne 2005 - En codirection avec : Gagnon, François
Conception et réalisation d'un filtre à décimation parallélisé sous forme de noyau programmable, par Dia,Serigne Mbaye Fallo
Automne 2006 - En codirection avec : Gagnon, François
Stratégies robustes pour la multiégalisation, par Dumais,Philippe
Automne 2004 - En codirection avec : Belzile, Jean
Conception d'un module reconfigurable de FFT, par Grandmaison,Marie-Eve
Hiver 2005 - En codirection avec : Savaria, Yvon
Conception d'une plateforme de tests de circuits d'intégration directe sur tranche, par LECLERC,NORMAND
Automne 2003 - En codirection avec :
Optimisation des méthodes de tests des circuits numériques, par Tremblay,Daniel
Hiver 2007
- En codirection avec : SLAMANI, MUSTAPHA
Conception et réalisation d'un convertisseur analogique numérique pour un dispositif de contrôle automatique du gain dans les systèmes radar., par DIA,MOUHAMED RASSOUL
Automne 1998 - En codirection avec : Belzile, Jean
Implantation d'une architecture améliorée d'un modulateur sigma delta du second ordre avec des intégrateurs de haute performance., par Hosseinzadeh,Ehssan
Automne 1998 - En codirection avec :
Développement d'un testeur de type scan-based dans un FPGA pour les pannes, par Yim,Kévin
Hiver 2020
- En codirection avec :
Étude de faisabilité d'une méthodologie de test exploitant le test par le courant IDDQ, et l'intéraction d'autres méthodes de test et de diagnostic, par Hariri,Yassine
Hiver 2008 - En codirection avec : Belzile, Jean
Jadis synchrones, désormais GALS, les architectures de FPGA, par Gagné,René
Hiver 2010
- En codirection avec :
Développement d'une infrastructure pour l'accélération sur matériel de la simulation numérique, par Provencher,Luc
Été 2010 - En codirection avec :
Développement d'un modèle fautif à haut niveau d'abstraction simulant l'impact des radiations cosmiques sur les composants électroniques, par Bahloul,Bilel
Automne 2019 - En codirection avec : Gagnon, François
Extraction manuelle de primitives issues d'applications en télécommunication pour une plateforme monoprocesseur, par Futcha Djaheu,Sandrine
Hiver 2008 - En codirection avec :
Enhancement and Validation of a Test Technique for Integrated Circuits, par El-Kafrouni,Roger
Hiver 2010 - En codirection avec :
Développement d'une méthodologie d'estimation de l'utilisation des ressources mémoires sur une puce DSP multi-noyaux, par Plourde,Frédéric
Hiver 2009 - En codirection avec :
Analysis of Clock Gating Impact on FPGA Behavior, par Honarmand,Jafar
Été 2021 - En codirection avec : Gagnon, François
Un système de communication à faible probabilité d'interception basé sur la modulation chaotique, par Atwal,Sacha
Automne 2010 - En codirection avec :
Signatures des circuits ASIC - approche pour détermination des pannes systématiques, par Dulipovici,Andrei
Été 2011 - En codirection avec : Granger, Éric
Réalisation de classificateurs neuroniques pour la reconnaissance à basse puissance de visages dans des séquences vidéo, par Prieur,Donavan
Hiver 2012 - En codirection avec : Gagnon, François
Caractérisation en puissance des instructions d'un processeur multicoeur asynchrone, par Gourlay,François
Hiver 2012 - En codirection avec :
Amélioration des méthodes d'émulation des pannes par les radiations cosmiques sur les FPGA, par Laouej,Mariem
Été 2021 - En codirection avec :
Effet des radiations cosmiques sur les systèmes numériques embarqués dans les véhicules automobiles, par Hajji,Thaweb
Été 2021 - En codirection avec : Gagnon, Ghyslain
Estimation et égalisation des canaux sans fil épars utilisant l'algorithme des moindres carrés récursifs épars sparls, par Haggui,Haithem
Automne 2012 - En codirection avec :
Adaptation de l'approche de test CDIDDQ aux circuits programmables FPGA, par Khaled,Haithem
Automne 2011 - En codirection avec : Savaria, Yvon
Émulation et comparaison du mode test et du mode fonctionnel des circuits intégrés à horloges multiples, par Larche,Justine
Automne 2013 - En codirection avec : Gagnon, François
Un système de communication OFDM à faible probabilité d'interception, par Bouanen,Marwen
Hiver 2013 - En codirection avec : Savaria, Yvon
Interface de transducteurs intelligents tolérante aux pannes pour des applications avioniques critiques, par Bouanen,Safwen
Automne 2013 - En codirection avec : Gagnon, Ghyslain
Amélioration de la technique de test et diagnostic CDIDDQ, par Renquinha Henri,Nik
Automne 2013 - En codirection avec : Gagnon, Ghyslain
Mesure de l'intensité du courant électrique et du facteur de puissance par un réseau de capteurs à effet Hall, par Juneau,Marc
Été 2018 - En codirection avec : Gagnon, François
Ordonnancement des instructions pour un processeur ARM endochrone, par Halli,Hamza
Automne 2016 - En codirection avec : Gagnon, François
Caractérisation et analyse des chemins critiques de circuits intégrés asynchrones complexes, par Têtu,Jean-François
Été 2014 - En codirection avec : Landry, René Jr
Réalisation de systèmes avioniques reconfigurables sur FPGA, par Amrhar,Abdessamad
Été 2018 - En codirection avec :
Nouvelle technique de test de type délai plus robuste à la variation d'impédance du réseau de distribution d'alimentation, par Louati,Ali
Été 2017 - En codirection avec :
Développement de bancs d'essais pour émulation et bombardement de particules, par Jacquet,Florian
Été 2017 - En codirection avec :
Amélioration du processus de testabilité des circuits intégrés asynchrones dérivés de la topologie de conception d'Octasic, par Lambert,Quentin
Automne 2019 - En codirection avec :
SEU impact on NVDIA Deep Learning Accelerator (NVDLA) Architecture FPGA Implementation, par Abrari Vajari,Aryan
Été 2024 - En codirection avec :
Analyse de l'effet des techniques de réduction de la puissance sur l'FPGA, par Dabbebi,Sara
Été 2024 - En codirection avec :
Étude comparative de stratégies de synchronisation pour circuits intégrés, par Tremblay,Laurent
Hiver 2024
- En codirection avec : Boland, Jean-François
Méthodologie de vérification automatique basée sur l'utilisation des tests structurels de transition avec insertion de registres à balayage, par Hobeika,Christelle
Automne 2011 - En codirection avec : Savaria, Yvon
Mise en oeuvre et validation d'une méthodologie estimant la sensibilité des blocs d'entrée/sortie des FPGA à base de SRAM face aux radiations, par Tazi,Fatima Zahra
Été 2017 - En codirection avec : Velazco, Raoul
Stratégies facilitant les tests en pré-certification pour la robustesse à l'égard des radiations, par Souari,Anis
Été 2016 - En codirection avec : Ait Mohamed, Otmane
Integrating Specification and Test Requirements as Constraints in Verification Strategies for 2D and 3D Analog and Mixed Signal Designs, par Azizi,Najla
Été 2018 - En codirection avec :
Diagnostic automatisé en environnement de production à faible volume et haute complexité, par Pichette,Simon
Automne 2022 - En codirection avec : Savaria, Yvon
Prédiction et analyse statistique des performances des circuits asynchrones dans un contexte d’adaptation dynamique de la tension d’alimentation, par Benyoussef,Maryem
Hiver 2024
- En codirection avec : Gagnon, François
Implémentation matérielle, vérifications, estimation de performances de filtres numériques de signal conçue à l'aide d'algorithmes évolutionnaires, par Baallal,Tarek
Hiver 2011 - En codirection avec :
Stratégie de conception facilitant le test en vitesse des circuits imprimés, par Mnif,Zied
Hiver 2017 - En codirection avec :
Montage expérimental pour l'émulation d'erreurs latentes de données dans les circuits intégrés programmables, par Royer,Jérémy
Hiver 2024 - En codirection avec :
Conception d'un accélérateur pour intelligence artificielle, par Rossi,Alexis
Été 2021
- En codirection avec :
Stagiaire, ingénierie technologies vidéo (analyste de systèmes), par Younsi,Kahina
Hiver 2020
Publications
- M. Darvishi, Y. Audet, Y. Blaquière, C. Thibeault. 2014 « Circuit level modeling of extra combinational delays in SRAM FPGAs due to transient ionizing radiation ». Affiche présentée lors de la conférence : IEEE Nuclear and Space Radiation Effects Conference (Paris, France, July 14-18, 2014)
- Anis Souari, Claude Thibeault, Yves Blaquière, Raoul Velazco. 2014 « Towards a realistic SEU effects emulation on SRAM based FPGAs ». Affiche présentée lors de la conférence : IEEE Nuclear and space radiation effects (NRSEC) (Paris, France, July 14-18, 2014)
- C. Thibeault, S. Pichette, Y. Audet, Y. Savaria, H. Rufenacht, E. Gloutnay, Et all. 2012 « Méthodologie de conception, vérification, et test des systèmes embarqués tolérants aux radiations ». Affiche présentée lors de la conférence : AVIO403 Journée CRIAQ : Destination 2022 ()
- Christelle Hobeika, Claude Thibeault, Jean-François Boland. 2009 « Automatic verification methodology based on structural test patterns ». Affiche présentée lors de la conférence : 27th VLSI Test Symposium (IEEE VTS) (Santa Cruz, Calif., USA, May 3-7, 2009)
- A Ghodbane, Maarouf Saad, Jean-François Boland, Claude Thibeault. 2014 « Applied actuator fault accommodation in flight control systems using fault reconstruction based FDD and SMC reconfiguration ». International Journal of Mechanical and Mechatronics Engineering vol. 8 , nº 7. p. 1141-1146
- Simon Pichette, Claude Thibeault. 2023 « Knowledge-intensive diagnostics using case-based reasoning and synthetic case generation ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems vol. 42 , nº 7. p. 2404-2417
- Mickael Fiorentino, Claude Thibeault, Yvon Savaria. 2021 « Introducing KeyRing self-timed microarchitecture and timing-driven design flow ». IET Computers and Digital Techniques vol. 15 , nº 6. p. 409-426
- Omar Al-Terkawi Hasib, Yvon Savaria, Claude Thibeault. 2020 « Optimization of small-delay defects test quality by clock speed selection and proper masking based on the weighted slack percentage ». IEEE Transactions on Very Large Scale Integration (VLSI) Systems vol. 28 , nº 3. p. 764-776
- Omar Al-Terkawi Hasib, Yvon Savaria, Claude Thibeault. 2019 « Multi-PVT-point analysis and comparison of recent small-delay defect quality metrics ». Journal of Electronic Testing: Theory and Applications (JETTA) vol. 35 , nº 6. p. 823-838
- Mostafa Darvishi, Yves Audet, Yves Blaquière, Claude Thibeault, Simon Pichette. 2019 « On the susceptibility of SRAM-based FPGA routing network to delay changes induced by ionizing radiation ». IEEE Transactions on Nuclear Science vol. 66 , nº 3. p. 643-654
- Pascal Giard, Alexios Balatsoukas-Stimming, Gabi Sarkis, Claude Thibeault, Warren J. Gross. 2018 « Fast low-complexity decoders for low-rate polar codes ». Journal of Signal Processing Systems vol. 90 , nº 5. p. 675-685
- Pascal Giard, Gabi Sarkis, Camille Leroux, Claude Thibeault, Warren J. Gross. 2018 « Low-latency software polar decoders ». Journal of Signal Processing Systems vol. 90 , nº 5. p. 761-775
- Claude Thibeault, Ghyslain Gagnon. 2018 « On the analysis and the mitigation of power supply noise and power distribution network impedance variation for scan-based delay testing techniques ». IEEE Transactions on Very Large Scale Integration (VLSI) Systems vol. 26 , nº 7. p. 1377-1390
- Pascal Giard, Alexios Balatsoukas-Stimming, Thomas Christoph Muller, Andrea Bonetti, Claude Thibeault, Warren J. Gross, Philippe Flatresse, Andreas Burg. 2017 « PolarBear: A 28 nm FD-SOI ASIC for decoding of polar codes ». IEEE Journal on Emerging and Selected Topics in Circuits and Systems vol. 7 , nº 4. p. 616-629
- A. Ghodbane, M. Saad, C. Hobeika, J. F. Boland, C. Thibeault. 2016 « Design of a tolerant flight control system in response to multiple actuator control signal faults induced by cosmic rays ». IEEE Transactions on Aerospace and Electronic Systems vol. 52 , nº 2. p. 681-697
- Pascal Giard, Gabi Sarkis, Claude Thibeault, Warren J. Gross. 2016 « Multi-mode unrolled architectures for polar decoders ». IEEE Transactions on Circuits and Systems I: Regular Papers vol. 63 , nº 9. p. 1443-1453
- Gabi Sarkis, Pascal Giard, Alexander Vardy, Claude Thibeault, Warren J. Gross. 2016 « Fast list decoders for polar codes ». IEEE Journal on Selected Areas in Communications vol. 34 , nº 2. p. 318-328
- Gabi Sarkis, Ido Tal, Pascal Giard, Alexander Vardy, Claude Thibeault, Warren J. Gross. 2016 « Flexible and low-complexity encoding and decoding of systematic polar codes ». IEEE Transactions on Communications vol. 64 , nº 7. p. 2732-2745
- Anis Souari, Claude Thibeault, Yves Blaquiere, Raoul Velazco. 2016 « Towards an efficient SEU effects emulation on SRAM-based FPGAs ». Microelectronics Reliability vol. 66. p. 173-182
- P. Giard, G. Sarkis, Claude Thibeault, W. J. Gross. 2015 « 237 Gbit/s unrolled hardware polar decoder ». Electronics Letters vol. 51 , nº 10. p. 762-763
- Christelle Hobeika, Claude Thibeault, Jean-François Boland. 2015 « Functional constraint extraction from register transfer level for ATPG ». IEEE Transactions on Very Large Scale Integration (VLSI) Systems vol. 23 , nº 2. p. 407-412
- Mostafa Darvishi, Yves Audet, Yves Blaquière, Claude Thibeault, Simon Pichette, Fatima Zahra Tazi. 2014 « Circuit level modeling of extra combinational delays in SRAM-based FPGAs due to transient ionizing radiation ». IEEE Transactions on Nuclear Science vol. 61 , nº 6. p. 3535-3542
- G. Sarkis, P. Giard, A. Vardy, Claude Thibeault, W. J. Gross. 2014 « Fast Polar Decoders: Algorithm and Implementation ». IEEE Journal on Selected Areas in Communications vol. 32 , nº 5. p. 946-957
- F. Z. Tazi, Claude Thibeault, Y. Savaria, S. Pichette, Y. Audet. 2014 « On extra delays affecting I/O blocks of an SRAM-based FPGA due to ionizing radiation ». IEEE Transactions on Nuclear Science vol. 61 , nº 6. p. 3138-3145
- Christelle Hobeika, Simon Pichette, Azeddine Ghodbane, Claude Thibeault, Yves Audet, Jean-François Boland, Maarouf Saad. 2013 « Flight Control Fault Models Based on SEU Emulation ». SAE International Journal of Aerospace vol. 6 , nº 2. p. 643-649
- Claude Thibeault, Y. Hariri, S. R. Hasan, C. Hobeika, Y. Savaria, Y. Audet, F. Z. Tazi. 2013 « A library-based early soft error sensitivity analysis technique for SRAM-based FPGA design ». Journal of Electronic Testing: Theory and Applications vol. 29 , nº 4. p. 457-471
- C. Thibeault, Y. Hariri, C. Hobeika. 2012 « Tester memory requirements and test application time reduction for delay faults with Digital Captureless test Sensors ». Journal of Electronic Testing vol. 28 , nº 2. p. 229-242
- Claude Thibeault, Simon Pichette, Yves Audet, Yvon Savaria, H. Rufenacht, E. Gloutnay, Yves Blaquière, F. Moupfouma, Naïm Batani. 2012 « On extra combinational delays in SRAM FPGAs due to transient ionizing radiations ». IEEE Transactions on Nuclear Science vol. 59 , nº 6. p. 2959-2965
- Jose-Philippe Tremblay, Yvon Savaria, Guchuan Zhu, Claude Thibeault, Safwen Bouanen. 2012 « A System Architecture for Smart Sensors Integration in Avionics Applications ». SAE International Journal of Aerospace vol. 5 , nº 1. p. 189-195
- Davide Trentin, Yvon Savaria, Guchuan Zhu, Claude Thibeault. 2012 « An AFDX Switch Fabric Hardware Core for Avionic Network Prototyping and Characterization ». SAE International Journal of Aerospace vol. 5 , nº 1. p. 181-188
- Charles Despins, Fabrice Labeau, Tho Le Ngoc, Richard Labelle, Mohamed Cheriet, Claude Thibeault, François Gagnon, Alberto Leon-Garcia, Omar Cherkaoui, Bill St. Arnaud, Jacques McNeill, Yves Lemieux, Mathieu Lemay. 2011 « Leveraging green communications for carbon emission reductions : techniques, testbeds and emerging carbon footprint standards ». IEEE Communications Magazine vol. 49 , nº 8. p. 101-109
- Claude Thibeault, Yassine Hariri. 2011 « C Delta IDDQ : improving current-based testing and diagnosis through modified test pattern generation ». IEEE Transactions on Very Large Scale Integration (VlSI) Systems vol. 19 , nº 1. p. 130-141
- René Gagné, Jean Belzile, Claude Thibeault. 2009 « From synchronous to GALS : a new architecture for FPGAs ». Microelectronics Journal vol. 40 , nº 11. p. 1657-1666
- Y. Hariri, Claude Thibeault. 2007 « Bridging fault diagnostic tool based on DIDDQ probabilistic signatures, circuit layout parasitics and logic errors ». IET Computers and Digital Techniques vol. 1 , nº 6. p. 694-705
- Claude Thibeault. 2003 « On faster IDDQ measurements ». Journal of Electronic Testing vol. 19 , nº 6. p. 625-635
- Claude Thibeault. 2003 « Replacing IDDQ testing: with variance reduction ». Journal of Electronic Testing vol. 19 , nº 3. p. 325-340
- Claude Thibeault. 2000 « Diagnosis method using IDDQ probabilistic signatures : theory and results ». Journal of Electronic Testing vol. 16 , nº 4. p. 339-353
- Claude Thibeault. 2000 « On the adaptation of Viterbi algorithm for diagnosis of multiple bridging faults ». IEEE Transactions on Computers vol. 49 , nº 6. p. 575-587
- Claude Thibeault, Guy Begin. 1999 « Scan-based configurable, programmable, and scalable architecture for sliding window-based operations ». IEEE Transactions on Computers vol. 48 , nº 6. p. 615-627
- Yves Gagnon, Yvon Savaria, Mathieu Meunier, Claude Thibeault. 1997 « Are defected-tolerant circuits with redundancy really cost-effective? ». Journal of Microelectronic Systems Integration vol. 5 , nº 4. p. 199-208
- Yvon Savaria, Claude Thibeault, Andre Ivanov. 1996 « IEEE VLSI Test Symposium : meeting the quality challenge ». IEEE Design & Test of Computers vol. 13 , nº 4. p. 110-112
- Claude Thibeault. 1995 « Using fourier analyses to enhance IC testability ». Journal of Microelectronic Systems Integration vol. 3 , nº 2. p. 83-96
- Claude Thibeault, Yvon Savaria, Jean louis Houle. 1995 « Equivalence proofs of some yield modeling methods for defect-tolerant integrated circuits ». IEEE Transactions on Computers vol. 44 , nº 5. p. 724-728
- Claude Thibeault, Yvon Savaria, Jean louis Houle. 1994 « A fast method to evaluate the optimum number of spares in defect-tolerant integrated-circuits ». IEEE Transactions on Computers vol. 43 , nº 6. p. 687-697
- Claude Thibeault, Yvon Savaria, J. L. Houle. 1992 « Heuristic prediction of the optimum number of spares in defect-tolerant integrated circuits ». Journal of Circuits, Systems and Computers vol. 2 , nº 2. p. 81-100
- Claude Thibeault, Yvon Savaria, Jean louis Houle. 1992 « Test quality of hierarchical defect-tolerant integrated circuits ». Journal of Electronic Testing vol. 3 , nº 1. p. 93-102
- Nicholas Routhier, Claude Thibeault, Jean Belzile, Daniel Malouin, Pierre-Paul Carpentier, Martin Dallaire. 2010-11-30 « Process and system for encoding and playback of stereoscopic video sequences ».
- Nicholas Routhier, Claude Thibeault, Jean Belzile, Daniel Malouin, Pierre-Paul Carpentier, Martin Dallaire. 2010-08-25 « Process and system for encoding and playback of stereoscopic video sequences ».
- François Gagnon, Yvon Savaria, Philippe Dumais, Mohamed Lassaad Ammari, Claude Thibeault. 2010-04-06 « Multi-equalization method and apparatus ».
- Karl Fecteau, Claude Thibeault, Yvon Savaria, Yves Blaquière, Jean-Jacques Laurin, Zhong-Fang Jin. 2009-10-27 « Methods, apparatus, and systems for reducing interference on nearby conductors ».
- Jean Belzile, Claude Thibeault, François Gagnon, Naïm K. Batani. 2007-10-16 « Method and apparatus for testing a device in an electronic component ».
- François Gagnon, Claude Thibeault, Jean Belzile. 2006-12-19 « Parallelized infinite impulse response (IIR) and integrator filters ».
- Claude Thibeault. 2005-11-08 « Integrated circuit testing system and method ».
- Yvon Savaria, Meng Lu, Claude Thibeault. 2005-02-22 « Method of generating large scale signal paths in a parallel processing system ».
- Jean Belzile, Claude Thibeault. 2004-10-05 « Data driven clocking ».
- Guy Bégin, Claude Thibeault. 1997-10-28 « Method and apparatus for correcting and decoding a sequence of branches representing encoded data bits into estimated information bits ».
- Donavan Prieur, Éric Granger, Yvon Savaria, Claude Thibeault. 2016 « Efficient identification of faces in video streams using low-power multi-core devices ».
- Joe Zambrano, Abdessamad Amrhar, Alireza Avakh Kisomi, Eric Zhang, Claude Thibeault, René Jr. Landry. 2017 « Multi-mode reconfigurable software defined radio (SDR) architecture for avionic radios ». Communication lors de la conférence : Integrated Communications, Navigation and Surveillance Conference (ICNS) (Herndon, VA, USA, Apr. 18-20, 2017)
- S. Bouanen, Claude Thibeault, Y. Savaria, J. P. Tremblay, Zhu Guchuan. 2013 « Fault tolerant smart transducer interfaces for safety-critical avionics applications ». Communication lors de la conférence : 2013 IEEE/AIAA 32nd Digital Avionics Systems Conference (DASC) (East Syracuse, NY, USA, Oct. 5-10, 2013)
- J. P. Tremblay, Y. Savaria, Zhu Guchuan, Claude Thibeault, S. Bouanen. 2013 « A hardware prototype for integration, test and validation of avionic networks ». Communication lors de la conférence : 2013 IEEE/AIAA 32nd Digital Avionics Systems Conference (DASC) (East Syracuse, NY, USA, Oct. 5-10, 2013)
- C. Thibeault, S. Pichette, Y. Audet, Y. Savaria, H. Rufenacht, E. Gloutnay, et al.. 2012 « On extra combinational delays in SRAM FPGAs due to radiations ». Communication lors de la conférence : IEEE Nuclear and Space Radiation Effects Conference (Miami, FL, USA, July 16-20, 2012)
- R. Gagné, Jean Belzile, Claude Thibeault. 2007 « Architecture for efficient GALS support in commercial FPGAs ». Communication lors de la conférence : IEEE North-East Workshop on Circuits and Systems (NEWCAS) (Montreal, QC, Canada, Aug. 5-8, 2007)
- P. Dumais, M.L. Ammari, François Gagnon, Claude Thibeault. 2004 « Multi-equalization a powerful adaptive filtering for time varying wireless channel ». Communication lors de la conférence : IEEE Vehicular Technology Conference (Los Angeles, CA, USA, Sept., 2004)
- M.-E. Grandmaison, Jean Belzile, Claude Thibeault, François Gagnon. 2004 « Reconfigurable and efficient FFT/IFFT architecture ». Communication lors de la conférence : Canadian Conference on Electrical and Computer Engineering 2004 (CCECE 04) (Niagara Falls, ON, Canada, May 2-5, 2004)
- Claude Thibeault. 1996 « A successful industry-university collaboration ». Communication lors de la conférence : Open House 1996 (Montréal, QC, Canada, Apr., 1996)
- G. Bégin, Claude Thibeault. 1994 « Un nouvel algorithme de décodage pour les codes convolutionnels ». Communication lors de la conférence : 62e Congrès de l'ACFAS (Montréal, QC, Canada, 16-20 mai 1994)
- Maryem Benyoussef, Claude Thibeault, Yvon Savaria. 2019 « A prediction model for implementing DVS in single-rail bundled-data handshake-free asynchronous circuits ».
- Mickael Fiorentino, Claude Thibeault, Yvon Savaria, François Gagnon, Tom Awad, Doug Morrissey, Michel Laurence. 2019 « AnARM: a 28nm energy efficient ARM processor based on Octasic asynchronous technology ».
- Omar Al-Terkawi Hasib, Daniel Crepeau, Thomas Awad, Andrei Dulipovici, Yvon Savaria, Claude Thibeault. 2018 « Exploiting built-in delay lines for applying launch-on-capture at-speed testing on self-timed circuits ».
- Abdessamad Amrhar, Alireza Avakh Kisomi, Eric Zhang, Joe Zambrano, Claude Thibeault, René Jr. Landry. 2017 « Multi-mode reconfigurable software defined radio architecture for avionic radios ».
- Mickaël Fiorentino, Yvon Savaria, Claude Thibeault. 2017 « FPGA implementation of Token-based Self-timed processors: A case study ».
- Claude Thibeault, Ali Louati. 2017 « A new delay testing signal scheme robust to power distribution network impedance variation ».
- Mickael Fiorentino, Yvon Savaria, Claude Thibeault, Pascal Gervais. 2016 « A practical design method for prototyping self-timed processors using FPGAs ».
- Pascal Giard, Alexios Balatsoukas-Stimming, Thomas Christoph Muller, Andreas Burg, Claude Thibeault, Warren J. Gross. 2016 « A multi-Gbps unrolled hardware list decoder for a systematic polar code ».
- Pascal Giard, Gabi Sarkis, Alexios Balatsoukas-Stimming, Fan YouZhe, Tsui Chi-ying, Andreas Burg, Claude Thibeault, Warren J. Gross. 2016 « Hardware decoders for polar codes: An overview ».
- Seyyed Ali Hashemi, Alexios Balatsoukas-Stimming, Pascal Giard, Claude Thibeault, Warren J. Gross. 2016 « Partitioned successive-cancellation list decoding of polar codes ».
- Omar Al-Terkawi Hasib, Yvon Savaria, Claude Thibeault. 2016 « WeSPer: a flexible small delay defect quality metric ».
- Fatima Zahra Tazi, Claude Thibeault, Yvon Savaria. 2016 « Detailed analysis of radiation-induced delays on I/O blocks of an SRAM-based FPGA ».
- Mickael Fiorentino, Omar Al-Terkawi, Yvon Savaria, Claude Thibeault. 2015 « Self-timed circuits FPGA implementation flow ».
- Pascal Giard, Gabi Sarkis, Claude Thibeault, Warren J. Gross. 2015 « A 638 Mbps low-complexity rate 1/2 polar decoder on FPGAs ».
- Marc-André Léonard, Jean-François Boland, Christophe Jégo, Claude Thibeault. 2015 « Towards analysis of the radiation sensitivity of digital designs at high level of abstraction ».
- Anis Souari, Claude Thibeault, Yves Blaquière, Raoul Velazco. 2015 « An automated fault injection for evaluation of LUTs robustness in SRAM-based FPGAs ».
- Anis Souari, Claude Thibeault, Yves Blaquière, Raoul Velazco. 2015 « Optimization of SEU emulation on SRAM FPGAs based on sensitiveness analysis ».
- L. C. Trudeau, G. Gagnon, F. Gagnon, C. Thibeault, T. Awad, D. Morrissey. 2015 « A low-latency, energy-efficient L1 cache based on a self-timed pipeline ».
- A. Ghodbane, M. Saad, J.-F. Boland, C. Thibeault. 2014 « Applied cosmic rays fault accomodation in flight control systems using fault reconstruction based FDD and SMC reconfiguration ».
- Azeddine Ghodbane, Maarouf Saad, Jean-François Boland, Claude Thibeault. 2014 « Sliding mode reconfigurable control for cosmic rays faults in flight systems ».
- P. Giard, G. Sarkis, Claude Thibeault, W. J. Gross. 2014 « Fast software polar decoders ».
- C. Hobeika, S. Pichette, M. A. Leonard, Claude Thibeault, Jean-François Boland, Y. Audet. 2014 « Multi-abstraction level signature generation and comparison based on radiation single event upset ».
- Khaza Anuarul Hoque, Otmane Ait Mohamed, Yvon Savaria, Claude Thibeault. 2014 « Early Analysis of Soft Error Effects for Aerospace Applications Using Probabilistic Model Checking ».
- Khaza Anuarul Hoque, O. Ait Mohamed, Yvon Savaria, Claude Thibeault. 2014 « Probabilistic model checking based DAL analysis to optimize a combined TMR-blind-scrubbing mitigation technique for FPGA-based aerospace applications ».
- Taher Jalloul, Wessam Ajib, Omar A. Yeste-Ojeda, René Jr Landry, Claude Thibeault. 2014 « DME/DME navigation using a single low-cost SDR and sequential operation ».
- G. Sarkis, P. Giard, Claude Thibeault, W. J. Gross. 2014 « Autogenerating software polar decoders ».
- G. Sarkis, P. Giard, A. Vardy, Claude Thibeault, W. J. Gross. 2014 « Increasing the speed of polar list decoders ».
- S. Bouanen, Claude Thibeault, Y. Savaria, J. P. Tremblay, Zhu Guchuan. 2013 « Fault tolerant smart transducer interfaces for safety-critical avionics applications ».
- Z. El Alaoui Ismaili, F. Nabki, W. Ajib, Claude Thibeault. 2013 « A 0.35~6.25 GHz cognitive radio frequency synthesizer architecture ».
- Azeddine Ghodbane, Maarouf Saad, Jean-François Boland, Claude Thibeault. 2013 « Design of an actuator fault tolerant flight control system using fault detection and diagnosis ».
- Georges Kaddoum, François-Dominique Richardson, Sarra Adouni, François Gagnon, Claude Thibeault. 2013 « Multi-user multi-carrier differential chaos shift keying communication system ».
- R. Robache, Jean-François Boland, Claude Thibeault, Y. Savaria. 2013 « A methodology for system-level fault injection based on gate-level faulty behavior ».
- J. P. Tremblay, Y. Savaria, Zhu Guchuan, Claude Thibeault, S. Bouanen. 2013 « A hardware prototype for integration, test and validation of avionic networks ».
- Marwen Bouanen, François Gagnon, Georges Kaddoum, Denis Couillard, Claude Thibeault. 2012 « An LPI design for secure OFDM systems ».
- A. Ghodbane, Maarouf Saad, Jean-François Boland, Claude Thibeault. 2012 « Fault tolerant flight control system using emmae method and reconfiguration with sliding mode technique ».
- Pascal Giard, Georges Kaddoum, François Gagnon, Claude Thibeault. 2012 « FPGA implementation and evaluation of discrete-time chaotic generators circuits ».
- François Leduc-Primeau, Alexandre J. Raymond, Pascal Giard, Kevin Cushon, Claude Thibeault, Warren J. Gross. 2012 « High-throughput LDPC decoding using the RHS algorithm ».
- Sandra Irobi, Zaid Al-Ars, Said Hamdioui, Claude Thibeault. 2011 « Testing for parasitic memory effect in SRAMs ».
- Marc Joliveau, Michel Gendreau, François Gagnon, Claude Thibeault. 2011 « Low complexity low power non-recursive digital filters with unconstrained topology ».
- Marc Joliveau, Pascal Giard, Michel Gendreau, François Gagnon, Claude Thibeault. 2011 « Design of low complexity multiplierless digital filters with optimized free structure using a population-based metaheuristic ».
- Christelle Hobeika, Claude Thibeault, Jean-François Boland. 2010 « Illegal state extraction from Register Transfer Level ».
- Ammar B. Kouki, I. Masri, François Gagnon, Claude Thibeault. 2010 « On the embedded vector RF measurements in frequency agile and reconfigurable front-ends ».
- Sacha Atwal, François Gagnon, Claude Thibeault. 2009 « An LPI wireless communication system based on chaotic modulation ».
- D. Ayachi, Yvon Savaria, Claude Thibeault. 2009 « A configurable platform for MPSoCs based on application specific instruction set processors ».
- René Gagné, Jean Belzile, Claude Thibeault. 2009 « Asynchronous component implementation methodology for GALS design in FPGAs ».
- Christelle Hobeika, Claude Thibeault, Jean-François Boland. 2009 « Automatic verification methodology based on structural test patterns ».
- Claude Thibeault, Y. Hariri, Christelle Hobeika. 2009 « On captureless delay test points ».
- M. El Mustapha Ait Yakoub, M. Sawan, Claude Thibeault. 2009 « A neuromimetic ultra low-power ADC for bio-sensing applications ».
- Christelle Hobeika, Claude Thibeault, Jean-François Boland. 2008 « Use of structural tests in RTL verification ».
- Negin Sahraii, Yvon Savaria, Claude Thibeault, François Gagnon. 2008 « Scheduling of turbo decoding on a multiprocessor platform to manage its processing effort variability ».
- Yvon Savaria, Neguin Sahraii, Claude Thibeault, François Gagnon. 2008 « Modeling and Dynamic Scheduling of Turbo Decoding for a Homogeneous Multiprocessor Platform ».
- José-Philippe Tremblay, Yvon Savaria, Claude Thibeault, Maria Mbaye. 2008 « Improving resource utilization in an multiple asynchronous ALU DSP architecture ».
- S. Futcha, Claude Thibeault, François Gagnon. 2007 « Predicting CPU requirements with variability equations of Zf-Sqrd and rake receiver in a DSP context ».
- Sandrine Futcha, Claude Thibeault, François Gagnon, Basile L. Agba. 2007 « Extraction of primitives from ZF-SQRD algorithm for a DSP platform ».
- René Gagné, Jean Belzile, Claude Thibeault. 2007 « Architecture for efficient GALS support in commercial FPGAs ».
- Claude Thibeault. 2007 « On a new outlier rejection technique ».
- A. Chureau, Y. Savaria, Jean-François Boland, Z. Zilic, Claude Thibeault, François Gagnon. 2006 « Building heterogeneous functional prototypes using articulated interfaces ».
- S. M. F. Dia, Claude Thibeault, François Gagnon. 2006 « A very high speed and efficient CIC decimation filter core ».
- Y. Hariri, Claude Thibeault. 2006 « Improving a 3 data-source diagnostic method ».
- C. Thibeault, D. Tremblay, Y. Hariri. 2006 « Redefining the role of functional testing ».
- Claude Thibeault. 2006 « Improving digital IC testing with analog circuits ».
- Jean-François Boland, Claude Thibeault, Z. Zilic. 2005 « Efficient multi-abstraction level functional verification methodology for DSP applications ».
- Jean-François Boland, Claude Thibeault, Zeljko Zilic. 2005 « Using Matlab and Simulink in a SystemC Verification Environment ».
- P. Dumais, S Cormier, François Gagnon, Claude Thibeault. 2005 « On the implementation of a multi-equalizer ».
- Claude Thibeault. 2005 « On the test quality evaluation of current testing techniques ».
- Jean-François Boland, A. Chureau, Claude Thibeault, Yvon Savaria, François Gagnon, Z. Zilic. 2004 « An efficient methodology for design and verification of an equalizer for a software defined radio ».
- Pierre-Paul Carpentier, Ammar B. Kouki, Claude Thibeault. 2004 « A flexible digital platform for real-time control of RF components with application to MIMO channel emulation ».
- Pierre-Paul Carpentier, Gwenael Poitau, Ammar B. Kouki, Claude Thibeault. 2004 « An integrated digital platform for rapid evaluation of novel wireless architectures ».
- Philippe Dumais, Mohamed L.. Ammari, François Gagnon, Claude Thibeault. 2004 « Multi-equalization a powerful adaptive filtering for time varying wireless channels ».
- Marie-Eve Grandmaison, Jean Belzile, Claude Thibeault, François Gagnon. 2004 « Frequency domain filter using an accurate reconfigurable FFT/IFFT core ».
- Marie-Eve Grandmaison, Jean Belzile, Claude Thibeault, François Gagnon. 2004 « Reconfigurable and efficient FFT/IFFT architecture ».
- Claude Thibeault. 2004 « On new current signatures and adaptive test technique combination ».
- Claude Thibeault. 2004 « On the potential of flush delay for characterization and test optimization ».
- Yassine Hariri, Claude Thibeault. 2003 « 3DSDM : a 3 data-source diagnostic method ».
- Qiu Bing, Yvon Savaria, Lu Meng, Wang Chunyan, Claude Thibeault. 2002 « Yield modeling of a WSI telecom router architecture ».
- Claude Thibeault. 2002 « Speeding-up IDDQ measurements ».
- Naïm Batani, Claude Thibeault, Christian Gargour. 2001 « An efficient FPGA implementation of a pulse-shaping IIR filter ».
- Ginette Monte, Bernard Antaki, Serge Patenaude, Yvon Savaria, Claude Thibeault, Pieter Trouborst. 2001 « Tools for the characterization of bipolar CML testability ».
- Claude Thibeault. 2000 « Efficient diagnosis of single/double bridging faults with Delta Iddq probabilistic signatures and Viterbi algorithm ».
- Claude Thibeault. 2000 « Improving Delta-IDDQ-based test methods ».
- Aminata Dia, Claude Thibeault, Christian Gargour, Jean Louis Houle. 1999 « On the use of wavelet analysis for IC testing ».
- Claude Thibeault. 1999 « An histogram based procedure for current testing of active defects ».
- Claude Thibeault. 1999 « On the comparison of Δ IDDQ and IDDQ testing ».
- E. Hosseinzadeh, Jean Belzile, Claude Thibeault. 1998 « VLSI implementation of a high speed second order sigma-delta modulator with high-performance integrators ».
- P. Longtin, J. M. Love, C. Thibeault. 1998 « FPGAs as a proof of concept toward ASICs: a case study ».
- Claude Thibeault. 1998 « Increasing current testing resolution ».
- Claude Thibeault, L. Boisvert. 1998 « Can the current behavior of faulty and fault-free ICs and the impact on diagnosis ».
- Claude Thibeault, L. Boisvert. 1998 « Diagnosis method based on Iddq probabilistic signatures : experimental results ».
- Yves Gagnon, Yvon Savaria, Michel Meunier, Claude Thibeault. 1997 « Are defect-tolerant circuits with redundancy really cost-effective? Complete and realistic cost model ».
- M. Kafrouni, Claude Thibeault, Yvon Savaria. 1997 « A cost model for VLSI/MCM systems ».
- Claude Thibeault. 1997 « A novel probabilistic approach for IC diagnosis based on differential quiescent current signatures ».
- Claude Thibeault, A. Payeur. 1996 « Experimental results from I-DDF testing ».
- Martin Alie, Jean Belzile, C.laude Thibeault. 1995 « Décodeur M-chemins avec calcul de métrique algébrique ».
- N. Batani, C. Thibeault, M. Laurence, Fred Awad. 1995 « A multifunction signal processing card with FPD's ».
- D. Jr. Crépeau, Claude Thibeault, François Gagnon, Naïm Batani, G. Bégin. 1995 « FPGA Implementation of a new decoder algorithm for convolutional codes ».
- C. Thibeault. 1995 « Detection and location of embedded critical paths by signal processing of IDD ».
- C. Thibeault, A. Payeur. 1995 « FFT-based test of a yield monitor circuit ».
- Claude Thibeault. 1995 « Detection and location of faults and defects using digital signal processing ».
- Claude Thibeault, François Gagnon. 1995 « Design experience from system level to FPGAs ».
- Guy Bégin, Claude Thibeault. 1994 « A connectivity based, table-driven decoder for convolutional codes ».
- Claude Thibeault. 1994 « Using Fourier analyses to enhance IC testability ».
- Claude Thibeault. 1994 « Using sinusoidal stimuli and Fourier analyses for memory IC testing ».
- J. Crépeau, Claude Thibeault, Y. Savaria. 1993 « Some results on yield and local design rule relaxation ».
- Y. Savaria, Claude Thibeault. 1993 « An inexpensive method of testing localized parametric defects in static RAM ».
- Claude Thibeault, Y. Savaria. 1992 « Comparing results from defect-tolerant yield models ».
- Pascal Giard, Claude Thibeault, Warren J. Gross. 2017 « High-speed decoders for polar codes ». Springer. 98 p.