Décodeurs polaires proportionels à l'énergie

De par leur nature, les algorithmes de décodage proportionnel à l'énergie ont un temps d'exécution variable. Cette propriété a compliqué l'intégration de leurs implémentations dans les récepteurs à architecture traditionnelle qui imposent généralement un débit constant, une contrainte à laquelle on peut s'adapter de manière simple en concevant pour le pire des cas. Il en résulte toutefois une mise en œuvre matérielle très inefficace et surdimensionnée. Par conséquent, ce type de décodeur a reçu peu d'attention en termes de mise en œuvre en tant que composant autonome et son intégration dans un système global n'a pas été abordée du tout.

Étant fondamentalement l'algorithme de décodage le plus économe en énergie, nous sommes profondément convaincus que le décodage SCFlip (Successive-Cancellation Flip) des codes polaires offre un grand potentiel pour les applications 5G. Cependant, parce qu'il n'a pas fait l'objet d'un examen approfondi, l'objectif principal de l'étudiant(e) sera d'améliorer davantage cet algorithme afin de réduire l'écart entre le pire temps d'exécution et le cas moyen. Ainsi, cet étudiant(e) commencera par effectuer un examen approfondi des progrès récents liés à cet algorithme mais aussi en ce qui concerne les autres algorithmes de décodage de codes polaires dans le but d'adapter certaines de ces techniques pour améliorer SCFlip. Il concevra également des critères d'arrêt anticipé pour les trames indécodables. Cet étudiant(e) proposera ensuite des améliorations algorithmiques à SCFlip et les validera en implémentant le nouvel algorithme sous forme logiciel, l'intégrant dans un environnement de simulation.

Enfin, l'étudiant(e) concevra une architecture matérielle de l'algorithme SCFlip amélioré. Ensuite, il implémentera son architecture sur FPGA pour réaliser des expérimentations et des optimisations d'efficacité énergétique.
 

Required knowledge

  • Détenteur ou détentrice d'un diplôme de maîtrise en génie électrique ou équivalent;
  • Expérience de recherche dans un domaine relié au sujet est un atout;
  • Aisance à prototyper des algorithmes;
  • Aisance à implémenter des algorithmes en logiciel (soit pour CPU de bureau ou de systèmes embarqués ou sur GPU);
  • Aisance à implémentater des algorithmes en matériel (VHDL de préférence);
  • Intérêt dans le domaine des décodeurs pour les codes correcteurs d'erreurs modernes';
  • Certaine connaissance des instructions SIMD (x86-64 ou ARM) est un plus;
  • Expérience d'implémentation sur FPGA est un plus;
  • Certaine connaissance des codes correcteurs d'erreurs modernes est un plus;
  • Certaine connaissance de GNU Radio, un environnement libre de radio logiciel, est un atout.

Desired program of studies

Doctorate

Research domains

Information and communications technologies

Financing

Financement assuré pour la durée du doctorat (montant à discuter).

Additional information

Date de début : 2019-01-07