Mon ÉTS  |  Bibliothèque  |  Bottins  |  Emplois  |  Intranet  |  ENGLISH
Niveau : 2e cycle
Crédits : 3 cr.


Responsable :
Département de génie électrique

Fiche de cours

Étudier les différentes architectures séquentielles (CISC, RISC, DSP, VLIW) et parallèles (SIMD, MISD et MIMD). Acquérir les connaissances nécessaires à la sélection de l’architecture et à l’exploitation des processeurs numériques de signal, ainsi que les méthodes essentielles à la conception d’algorithmes parallèles et de logiciels temps réel, conformes aux besoins.

Définition, description sommaire et caractéristiques des ordinateurs séquentiels CISC, RISC, DSP et VLIW. Arithmétique à virgule fixe et à virgule flottante. Accélérateurs et émergence du parallélisme. Architectures des principales familles de DSP : Motorola, Texas Instruments et Analog Devices. Présentation de l’environnement de développement, du matériel et des progiciels disponibles. Architectures parallèles et classifications de Flynn, Kuck, Duncan et Treleaven. Application des méthodes de développement du génie logiciel à la conception d’algorithmes numériques. Modifications imposées par les DSP, les architectures parallèles et le temps réel (synchronisation, événements asynchrones, opérations multiples). Identification des niveaux de parallélisme inhérents aux applications. Mesures de performance. Applications des connaissances acquises sur les architectures parallèles disponibles. Études de cas dans les domaines suivants : commande numérique, télécommunications, traitement d’image, fonctions numériques, réseaux électriques, calcul vectoriel et matriciel, solution d’équations différentielles, etc.